|
|
|||||||||||||||||
詳細(xì)介紹
AIN UVB UVC WAFER晶圓外延片高壽高光效PW牌
外延是半導(dǎo)體工藝當(dāng)中的一種。在bipolar工藝中，硅片底層是P型襯底硅（有的加點埋層）；然后在襯底上生長一層單晶硅，這層單晶硅稱為外延層；再后來在外延層上注入基區(qū)、發(fā)射區(qū)等等。然后基本形成縱向NPN管結(jié)構(gòu)：外延層在其中是集電區(qū)，外延上面有基區(qū)和發(fā)射區(qū)。外延片就是在襯底上做好外延層的硅片。
型號：PET-02-VA
規(guī)格：2INCH, AVE. 3μm THK. XRD ≤ 450 arcsec (102)
產(chǎn)品應(yīng)用范圍涵蓋：UV殺菌、光療，水處理，汽車尾氣處理等。
| 干式蝕刻技術(shù) |
| 在半導(dǎo)體的制程中，蝕刻被用來將某種材質(zhì)自晶圓表面上移除。干式蝕刻(又稱為電漿蝕刻）是目前**常用的蝕刻方式，其以氣體作為主要的蝕刻媒介，并藉由電漿能量來驅(qū)動反應(yīng)。 |
| 電漿對蝕刻制程有物理性與化學(xué)性兩方面的影響。**先，電漿會將蝕刻氣體分子分解，產(chǎn)生能夠快速蝕去材料的高活性分子。此外，電漿也會把這些化學(xué)成份離子化，使其帶有電荷。 |
| 晶圓系置于帶負(fù)電的陰極之上，因此當(dāng)帶正電荷的離子被陰極吸引并加速向陰極方向前進時，會以垂直角度撞擊到晶圓表面。芯片制造商即是運用此特性來獲得**的垂直蝕刻，而后者也是干式蝕刻的重要角色。 |
| 基本上，隨著所欲去除的材質(zhì)與所使用的蝕刻化學(xué)物質(zhì)之不同，蝕刻由下列兩種模式單獨或混會進行: |
| 1．電漿內(nèi)部所產(chǎn)生的活性反應(yīng)離子與自由基在撞擊晶圓表面后，將與某特定成份之表面材質(zhì)起化學(xué)反應(yīng)而使之氣化。如此即可將表面材質(zhì)移出晶圓表面，并透過抽氣動作將其排出。 |
| 2．電漿離子可因加速而具有足夠的動能來扯斷薄膜的化學(xué)鍵，進而將晶圓表面材質(zhì)分子一個個的打擊或濺擊（ sputtering）出來。 |
| 化學(xué)氣相沉積技術(shù) |
| 化學(xué)氣相沉積是制造微電子組件時，被用來沉積出某種薄膜(film)的技術(shù)，所沉積出的薄膜可能是介電材料(絕緣體)(dielectrics)、導(dǎo)體、或半導(dǎo)體。在進行化學(xué)氣相沉積制程時，包含有被沉積材料之原子的氣體，會被導(dǎo)入受到嚴(yán)密控制的制程反應(yīng)室內(nèi)。當(dāng)這些原子在受熱的昌圓表面上起化學(xué)反應(yīng)時，會在晶圓表面產(chǎn)生一層固態(tài)薄膜。而此一化學(xué)反應(yīng)通常必須使用單一或多種能量源(例如熱能或無線電頻率功率)。 |
| CVD制程產(chǎn)生的薄膜厚度從0.5微米到數(shù)微米都有，不過**重要的是其厚度都必須足夠均勻。較為常見的CVD薄膜包括有: |
| 二氣化硅（通常直接稱為氧化層> |
| 氮化硅 |
| 我公司的主力產(chǎn)品有: 紫外UVALED，UVCLED, UVCHIP,UVB芯片,韓國PW芯片,UVACHIP,wafer晶圓,外延片, AIN, TES MOCVD,AlGaN, 外延爐,第三 代半導(dǎo)體，LD激光二極管等 |
| 3535 265nm 275nm 295nm 310nm 365nm 385nm 395nm 405nm 燈珠 CHIP |
| 4545 265nm 275nm 295nm 310nm 365nm 385nm 395nm 405nm 燈珠 CHIP等等 |
| 4747 365nm 385nm 395nm 405nm 燈珠 |
| 7070 365nm 385nm 395nm 405nm 燈珠等等 |
| 更多詳情請登錄：www.longstartech.com.cn |
聯(lián)系方式
|
